

IRIGtimeM IRIG-B 主站 IP 核




IRIGtimeM 在 FPGA 器件上实现兼容 IRIG 200-04 的时间同步主站。该 IRIG-B 主站 IP 旨在支持所有 IRIG-B 编码表达式以及 DCLS 和 AM 调制，以提供最大的灵活性。

此 IRIG-B 主站 IP 每秒生成 IRIG-B 帧，包括必选和可选的时间信息（秒、分钟、小时、天、年、控制功能和连续二进制秒数），具体取决于配置上所选择的 IRIG-B 时间代码。该 IP 被设计为提供自主操作，需要尽可能少的配置。

以下 Xilinx FPGA 系列支持 IRIG timeM:

- 6 系列（Spartan, Virtex）
- 7 系列（Zynq, Spartan, Artix, Kintex, Virtex）
- Ultrascale（Kintex, Virtex）
- Ultrascale +（Zynq MPSoC, Kintex, Virtex）




用于 Xilinx Vivado 工具的网管以太网交换机 IP 内核

通过利用新的 Xilinx Vivado 工具，可以轻松地将其集成到你的 FPGA 设计中，该工具允许在图形用户界面中使用 IP 内核，并以简便的方式配置 IP 参数。

IRIGtimeM 主要特点：

- 符合 IRIG 200-04 的时间同步主站
- 支持 DCLS 和 AM 调制
- 支持所有 IRIG-B 编码表达式，包括年份信息、控制功能和直线二进制秒
- 输出类型（IRIG-B 时间码）可在实施前和运行中配置
- 精确的 IRIG-B 输出，以提供纳秒级精度
- IP 初始设置的 32 位时间戳输入
- 定期脉冲输出用于测试

IRIGtimeM IP 内核框图如下图所示：



参考设计支持的板：

- SoC-e SMARTzynq brick（推荐）
- 对于其他 Xilinx/Avnet/SoC-e 板，我们可以提供限时 IP 内核进行评估。

联系我们

广州虹科电子科技有限公司

Hongke Technology Co., Ltd

www.hkaco.com

广州市黄埔区科学大道 99 号科汇金谷三街 2 号 701 室 邮编 510663



工业通讯事业部

CAN 卡

通讯协议开发代码/网关/板卡 (CO,ECAT,DP,PN,DN,EIP,Modbus,CC,IO-Link 等)

TSN 时间敏感网络开发方案及应用方案

INtime 实时操作系统 (提升 windows 实时性)



华南区&华北区

谢晓锋

电话/微信: 13660244187

QQ: 2916592843

邮箱: xxf@hkaco.com



华东区

许卫兵

电话/微信: 15900933547

QQ: 2029912093

邮箱: xwb@hkaco.com



联系我们: [广州](#)|[上海](#)|[北京](#)|[西安](#)|[武汉](#)|[深圳](#)|[沈阳](#)|[成都](#)|[香港](#)